Astera Labs与主要的云服务供应商、服务器及存储设备厂商合作，提供可用于云规模部署且功能完整强大的PCIe 4.0和5.0 Smart Retimer解决方案

美国加州圣克拉拉--(美国商业资讯)--智能系统连接解决方案的先驱Astera Labs今日宣布其专为PCI Express^® (PCIe^®) 4.0架构设计的Aries Smart Retimer (PT4161L) 已投入量产，而专为PCIe 5.0架构设计的Aries Smart Retimer (PT5161L) 正积极与战略合作伙伴及客户进行样片验证。

Astera Labs首席执行官Jitendra Mohan表示：“PT4161L x16 PCIe 4.0 Smart Retimer进入量产，再加上管脚兼容的PT5161L x16 PCIe 5.0 Smart Retimer正积极进行样片验证，对业界而言是一个重要的里程碑，为广泛部署PCIe解决方案扫除了障碍。除了产品之外，我们还推出Cloud-Scale Interop Lab服务，为客户提供必要的测试基础架构，以确保其PCIe 4.0和PCIe 5.0的系统设计在互操作性及可靠性无缝衔接。”

Aries Smart Retimer是业界第一个管脚兼容的PCIe 4.0和5.0 Retimer升级解决方案，已在多个云和服务器OEM间成功部署，并与顶尖的CPU、GPU和终端设备厂商进行互操作性测试。有关产品和采购的详细信息，请参阅 www.asteralabs.com/products-services/。

合作伙伴的话

云达科技 (Quanta Cloud Technology, QCT) 总经理杨麒令表示：“QCT了解到更高带宽、更低延迟的PCIe 5.0和PCIe 4.0互连，对于需要执行特定工作负载 (如人工智能和机器学习) 的云优化解决方案至关重要。QCT正引领解决新一代数据中心设计和运营挑战的方法，我们很高兴与Astera Labs合作开发专用的PCIe Smart Retimer解决方案。”

TSMC北美业务管理部资深副总裁Bradford Paulsen表示：“我们很高兴与Astera Labs合作，使用我们领先业界的制造技术将Aries Smart Retimer推向市场。我们期待快速满足广大客户对其云优化连接解决方案的需求。”

Intel技术与生态系统部门总监Michael Hall表示：“PCIe 5.0技术对新一代设备互连与加速异构运算架构至关重要。例如Astera Labs推出Aries Smart Retimer这样可与Intel平台无缝相互操作的企业级PCIe 4.0和5.0 Retimer解决方案，有助于在整个生态系统中实现高性能标准的PCIe 5.0互连。”

PCI-SIG董事长兼总裁Al Yanes表示：“作为PCI-SIG^®成员，Astera Labs以其PCIe Retimer技术的专业知识，为我们技术规范的发展做出了贡献。很高兴看到Aries Smart Retimer可以广泛提供系统开发人员使用，这将促成PCIe 4.0技术和PCIe 5.0技术生态系统的快速扩展。”

Astera Labs与生态系统合作伙伴发表全新Cloud-Scale Interop Lab服务

Astera Labs与生态合作伙伴持续合作并推出Cloud-Scale Interop Lab服务，因此客户可安心设计、缩短开发时间，并信赖Aries Smart Retimer的集成将是无缝且快捷。

Cloud-Scale Interop Lab资源：

• 影片：Cloud-Scale Interop Lab – How We Test
• 影片：Interop Bulletin #1: Interop Testing for Popular Endpoints
• 影片：Interop Bulletin #2: Interop Testing for Enterprise NVMe SSD Deployments
• Aries Smart Retimers Interop Report下载

合作伙伴的话

Samsung Electronics NAND内存规划部门副总裁Hangu Sohn表示：“Samsung正通过其PCIe 4.0 PM1733和PM1735 SSD解决方案来推升存储性能极限，这些解决方案提供顶尖的内存功能，以解决当今企业的数据需求。Astera Labs的Cloud-Scale Interop Lab可协助确保与最新PCIe 4.0系统的无缝互操作性，并确认形成的连接可因应企业运作的严苛要求。”

Western Digital研究部门副总裁Richard New表示：“PCIe 4.0技术可协助消除新一代数据中心应用与使用案例的存储性能瓶颈，同时我们很高兴参与Astera Labs的Cloud-Scale Interop Lab计划，为PCIe 4.0系统设计人员提供Aries Smart Retimer支持。”

关于Astera Labs

Astera Labs Inc.为总部位于美国加州硅谷中心的无晶圆厂半导体公司，也是针对数据中心系统提供专用连接解决方案的领导厂商。该公司的产品组合包括系统感知半导体集成电路、电路板及服务，以实现强大的PCIe技术连接功能。通过与顶尖的处理器厂商、云服务供货商、经验丰富的投资者及世界级制造公司合作，Astera Labs持续协助客户消除运算密集型工作负载的性能瓶颈。有关包括工作机会等更多的Astera Labs信息，请参阅 www.AsteraLabs.com。

关于PCI-SIG

PCI-SIG为拥有并管理开放产业标准PCI规格的联盟。该组织根据其成员需求，定义产业标准I/O (input/output) 规格。目前，PCI-SIG由超过830个领先业界的成员企业组成。若要加入PCI-SIG或取得董事会名单，请参阅 www.pcisig.com。

免责声明与注意事项

本新闻稿所包含与任何特定产品或软件有关之PCI-SIG规格的任何描述或声明，均未构成PCI-SIG对任何此类产品或软件之认可，包括此类产品或软件是否符合、依循或遵循任何PCI-SIG规格。PCI Express和PCIe为PCI-SIG的商标或注册商标。

在 businesswire.com 上查看源版本新闻稿: https://www.businesswire.com/news/home/20200812005227/zh-CN/

CONTACT:

Joe Balich
astera@nereus-worldwide.com